

Vérification formelle d'une méthodologie pour la conception et la production de systèmes numériques critiques

Soutenance de thèse

Présentée par :
Vincent lampietro


Sous la direction de :
David Andreu, David Delahaye
16 décembre 2021



Plan

1. Contexte & problématiques
2. Modèles de haut-niveau de HILECOP
3. Un langage cible : VHDL
4. Transformation modèle-vers-texte
5. Preuve de préservation de comportement
6. Conclusion


Systèmes numériques dans un contexte critique



- ▶ Dispositifs médicaux implantables.
- ▶ Vérification de la conception.
- ▶ Automatisation de la production.
- ▶ Création de HILECOP (D. Andreu, 2008).




La méthodologie HILECOP




Un travail d'équipe : contributions à HILECOP

- ▶ Thèse de H. Leroux (2014).
- ▶ Thèse de I. Merzoug (2018).


La méthodologie HILECOP



La méthodologie HILECOP




Preuve de préservation de comportement



Sûreté de la conception


- Utilisation de modèles formels.
- Preuves sur les modèles (analyse).

Preuve de préservation de comportement



Modèle
d'implémentation

*transformation
modèle-vers-texte*



```
entity Model01 is
  port(
    clock : in std_logic;
    reset_n : in std_logic;
    In1 : in std_logic;
    Out1 : out std_logic
  );
end entity Condition01;

architecture Model01_architecture of Model01 is
  ...
begin
  t1 : entity work.transition generic map(...) port map(...);
  p1 : entity work.place generic map(...) port map(...);
  p0 : entity work.place generic map(...) port map(...);
  t0 : entity work.transition generic map(...) port map(...);
  ...
end architecture Model01_architecture;
```

Design
VHDL


Objectif

Prouver le théorème de préservation de comportement.

Théorème de préservation de comportement

Pour tout modèle en entrée de la transformation et design résultant, le comportement du modèle et du design sont similaires.

Preuve de préservation de comportement



Modèle
d'implémentation

*transformation
modèle-vers-texte*



```
entity Model01 is
  port(
    clock : in std_logic;
    reset_n : in std_logic;
    In1 : in std_logic;
    Out1 : out std_logic
  );
end entity Condition01;


architecture Model01_architecture of Model01 is
  ...
begin
  t1 : entity work.transition generic map(...) port map(...);
  p1 : entity work.place generic map(...) port map(...);
  p0 : entity work.place generic map(...) port map(...);
  t0 : entity work.transition generic map(...) port map(...);
  ...
end architecture Model01_architecture;
```

Design
VHDL

Intérêts de la preuve

- ▶ Fiabiliser la méthodologie.
- ▶ Utilisation par l'entreprise **Neurinnov** (D.Andreu, D.Guiraud, 2018) dans la production de dispositifs médicaux implantables (neuroprothèses).
- ▶ Obtention de la certification CE (classe III).


Préservation de comportement et compilateurs



Compilateurs pour langages de programmation génériques

- ▶ CompCert, langage C (S. Blazy, X. Leroy, 2005).
- ▶ Langage Java (M. Strecker, 2002).
- ▶ Langage fonctionnel (A. Chlipala, 2010), CakeML (Y. Tan, 2016).

Préservation de comportement et compilateurs



Question de recherche

Peut-on appliquer les techniques de vérification de compilateurs au cas HILECOP ?

Procédure pour prouver la préservation de comportement

1. Formaliser la sémantique du langage source/cible.
2. Formaliser/Programmer la transformation.
3. Prouver le théorème de préservation de comportement.

« [...] grâce aux assistants de preuve, ils[les ordinateurs] garantissent les démonstrations découvertes par les mathématiciens. »

« Du rêve à la réalité des preuves », Jean-Paul Delahaye.

Outil d'aide à la preuve Coq

- ▶ Premières versions, début des années 80.
- ▶ G.Huet, T. Coquand, puis C. Paulin.
- ▶ Spécifications, programmes et preuves.




Faits marquants

- ▶ Théorème des quatre couleurs (Gonthier, Werner, 2005).
- ▶ Compilateur certifié CompCert (Blazy, Leroy, 2005).
- ▶ Certification de la Java Card (Gemalto, 2007).
- ▶ Théorème de Feit-Thompson (Gonthier, 2013).
- ▶ Prix ACM SIGPLAN pour les langages de programmation en 2013.

Plan

1. Contexte & problématiques
2. Modèles de haut-niveau de HILECOP
3. Un langage cible : VHDL
4. Transformation modèle-vers-texte
5. Preuve de préservation de comportement
6. Conclusion



Modèle
d'implémentation


*transformation
modèle-vers-texte*

```
entity Model01 is
  port(
    clock : in std_logic;
    reset_n : in std_logic;
    In1 : in std_logic;
    Out1 : out std_logic
  );
end entity Condition01;


architecture Model01_architecture of Model01 is
  ...
begin
  t1 : entity work.transition generic map(...) port map(...);
  p1 : entity work.place generic map(...) port map(...);
  p0 : entity work.place generic map(...) port map(...);
  t0 : entity work.transition generic map(...) port map(...);
  ...
end architecture Model01_architecture;
```

Design
VHDL


Architecture d'un système numérique HILECOP



Mise à plat du modèle



Les réseaux de Petri HILECOP (SITPNs)




► Synchrones et déterministes.



► Temporels : intervalles de temps (I_s).

► Interprétés : conditions ($\mathcal{C}$), actions ($\mathcal{A}$), fonctions ($\mathcal{F}$).

Etat d'un SITPN



Etat d'un SITPN

Etat = $\langle M, I, reset_t, ex, cond \rangle$

- Marquage (M , jetons).
- Compteurs de temps (I).
- Conditions ($cond$, valeurs Booléennes).
- Activation des actions (ex), exécution des fonctions (ex).
- Ordres de r  az des compteurs de temps ($reset_t$).

Implémentation en Coq de la sémantique des SITPNs

$$\frac{(1) (2) (3) (4) (5) (6)}{E, \tau \vdash s \xrightarrow{\downarrow} s'} \quad \frac{(7) (8) (9)}{E, \tau \vdash s \xrightarrow{\uparrow} s'}$$

Coq

```
Inductive SitpnStateTransition sitpn (E : nat → C sitpn →
bool) (τ : nat)
  (s s' : SitpnState sitpn) : Clk → Prop :=
| SitpnStateTransition_falling :
  (* Premises (1) (2) (3) (4) (5) (6) *)
  ... → SitpnStateTransition E τ s s' ↓
| SitpnStateTransition_rising :
  (* Premises (7) (8) (9) *)
  ... → SitpnStateTransition E τ s s' ↑.
```

Implémentation en Coq de la sémantique des SITPNs

$$\frac{(1) (2) (3) (4) (5) (6)}{E, \tau \vdash s \xrightarrow{\downarrow} s'} \quad \frac{(7) (8) (9)}{E, \tau \vdash s \xrightarrow{\uparrow} s'}$$

$$(7) \forall p \in P, s'.M(p) = s.M(p) - \sum_{t \in \text{Fired}(s)} \text{pre}(p, t) + \sum_{t \in \text{Fired}(s)} \text{post}(t, p)$$

Coq

```
(* Premise 7 *)
forall fired p sum_pre sum_post,
  IsFiredList s fired →
  PreSum p (fun t ⇒ In t fired) sum_pre →
  PostSum p (fun t ⇒ In t fired) sum_post →
  M s' p = M s p - sum_pre + sum_post
```

Implémentation en Coq de la sémantique des SITPNs

$E, \tau \vdash \text{sitpn} \xrightarrow{\text{full}} \theta$ où

$\theta = s_0 \xrightarrow{\uparrow} s'_0 \xrightarrow{\downarrow} s_1 \xrightarrow{\uparrow} s'_1 \xrightarrow{\downarrow} \dots \xrightarrow{\downarrow} s_{\tau-1} \xrightarrow{\uparrow} s'_{\tau-1} \xrightarrow{\downarrow} s_{\tau}$

Implémentation en Coq de la sémantique des SITPNs

ExecutionEnd

$$\frac{}{E, 0 \vdash \text{sitpn}, s \rightarrow []}$$

ExecutionLoop

$$\frac{E, \tau \vdash s \xrightarrow{\uparrow} s' \quad E, \tau \vdash s' \xrightarrow{\downarrow} s'' \quad E, \tau - 1 \vdash \text{sitpn}, s'' \rightarrow \theta}{E, \tau \vdash \text{sitpn}, s \rightarrow (s' :: s'' :: \theta)} \quad \tau > 0$$

Coq

Inductive SitpnExecute sitpn

(E : nat → C sitpn → bool) (s : SitpnState sitpn) :

nat → list (SitpnState sitpn) → Prop :=

| SitpnExecute_end : SitpnExecute E s 0 []

| SitpnExecute_loop: forall τ θ s' s'',
 SitpnStateTransition E (S τ) s s' $\uparrow \rightarrow$
 SitpnStateTransition E (S τ) s' s'' $\downarrow \rightarrow$
 SitpnExecute E s'' τ $\theta \rightarrow$
 SitpnExecute E s (S τ) (s' :: s'' :: θ).

Contributions sur la partie SITPNs


- ▶ Travail de précision de la sémantique/complément de la sémantique.
- ▶ Implémentation en Coq.
 - Structure, sémantique, notion de modèles bien définis.
- ▶ Implémentation d'un interprète vérifié de SITPNs.
 - Interprète et spécification (5000 lignes de code).
 - Preuve de correction/complétude (7000 lignes de code).

Publication

Extended Abstract in the proceedings of the PNSE (Petri Nets and Software Engineering) 2020 international workshop.

Plan

1. Contexte & problématiques
2. Modèles de haut-niveau de HILECOP
3. Un langage cible : VHDL
4. Transformation modèle-vers-texte
5. Preuve de préservation de comportement
6. Conclusion



*transformation
modèle-vers-texte*

```
entity Model01 is
  port(
    clock : in std_logic;
    reset_n : in std_logic;
    In1 : in std_logic;
    Out1 : out std_logic
  );
end entity Condition01;

architecture Model01_architecture of Model01 is
  ...
begin
  t1 : entity work.transition generic map(...) port map(...);
  p1 : entity work.place generic map(...) port map(...);
  p0 : entity work.place generic map(...) port map(...);
  t0 : entity work.transition generic map(...) port map(...);
  ...
end architecture Model01_architecture;
```

Modèle
d'implémentation

Design
VHDL

Le langage VHDL


Langage de description de circuits électroniques.

- ▶ Signaux véhiculent les valeurs.
- ▶ Design = entité + architecture.
- ▶ Architecture = processus et/ou composants.
- ▶ Exécution concurrente.

```
entity or_gate is
  port(
    clk : in std_logic;
    a : in std_logic;
    b : in std_logic;
    or_result : out std_logic
  );
end or_gate;

architecture or_gate_beh of or_gate is
  {signaux internes}
begin
  {instructions concurrentes}
end or_gate_beh;
```

VHDL



Le langage VHDL

Langage de description de circuits électroniques.

- ▶ Signaux véhiculent les valeurs.
- ▶ Design = entité + architecture.
- ▶ Architecture = processus et/ou composants.
- ▶ Exécution concurrente.


```
architecture or_gate_beh of or_gate is
    signal s_or_gate : std_logic;
begin

    comb_ps : process(a,b)
    begin
        s_or_gate <= a or b;
    end process;

    sync_ps : process(s_or_gate, clk)
    begin
        if falling_edge(clk) then
            or_result <= s_or_gate;
        end if;
    end process;

end or_gate_beh;
```

VHDL



Le langage VHDL

Langage de description de circuits électroniques.


- ▶ Signaux véhiculent les valeurs.
- ▶ Design = entité + architecture.
- ▶ Architecture = processus et/ou composants.
- ▶ Exécution concurrente.

```
architecture or_gate_beh of or_gate is
begin

    my_and_gate : and_gate
    port map (
        clk => clk
        a => not a,
        b => not b,
        and_result => or_result
    );

end or_gate_beh;
```

VHDL



Formalisation d'une sémantique pour VHDL

Sémantique du manuel de référence

Un algorithme de simulation.

Formalisation dans la littérature

- ▶ Proche de l'algorithme ou abstraite.
- ▶ Opérationnelles, dénotationnelles, axiomatiques. . .

Nos besoins : VHDL dans HILECOP

- ▶ Sous-ensemble *synthétisable* de VHDL.
- ▶ Instanciation de composants.
- ▶ Exécution synchrone.

Formalisation d'une sémantique pour VHDL

Définition de $\mathcal{H}$ -VHDL


Un sous-ensemble synthétisable et synchrone de VHDL.

```
design    ::= design ide ida gens ports sigs cs
cs        ::= process (idp, sl, vars, ss)
           | comp (idc, ide, g, i, o) | cs || cs | null
ss        ::= name  $\leftarrow$  e | name := e
           | if (e) ss [ss] | for (id,e,e) ss
           | falling ss | rising ss | rst ss ss' | ss; ss | null
```

Etat d'un design $\mathcal{H}$ -VHDL

Etat $\sigma \in \Sigma$ avec $\sigma = \langle \mathcal{S}, \mathcal{C}, \mathcal{E} \rangle$ où :

- ▶ $\mathcal{S} \in id \rightarrow value$, le magasin des signaux.
- ▶ $\mathcal{C} \in id \rightarrow \Sigma$, le magasin des instances de composants.
- ▶ $\mathcal{E}$, signaux à évènements.



Une sémantique opérationnelle synchrone pour $\mathcal{H}$ -VHDL

$$\frac{\vdash d \xrightarrow{elab} \Delta, \sigma_e \quad \Delta, \sigma_e \vdash d.cs \xrightarrow{init} \sigma_0 \quad E_p, \Delta, \tau, \sigma_0 \vdash d.cs \rightarrow \theta}{E_p, \tau \vdash d \xrightarrow{full} (\sigma_0 :: \theta)}$$

- ▶ Elaboration du design (Δ).
- ▶ Génération de l'état initial (σ_0).
- ▶ Simulation pendant τ cycles d'horloge.

Une sémantique opérationnelle synchrone pour $\mathcal{H}$ -VHDL

Boucle de simulation simplifiée, inspirée de (D. Borriane & A. Salem, 1995) et (J. Van Tassel, 1995).

Algorithm 2: SimulationLoop($E_p, \tau, \Delta, \sigma_0, d$)

$\theta \leftarrow [\sigma_0]; \sigma \leftarrow \sigma_0$

while $\tau > 0$ **do**

$\sigma_i \leftarrow \text{Inject}(\Delta, \sigma, E_p, \tau)$
 $\sigma_{\uparrow} \leftarrow \text{RisingEdge}(\Delta, \sigma_i, d.cs)$
 $\sigma' \leftarrow \text{Stabilize}(\Delta, \sigma_{\uparrow}, d.cs)$
 $\sigma_{\downarrow} \leftarrow \text{FallingEdge}(\Delta, \sigma', d.cs)$
 $\sigma \leftarrow \text{Stabilize}(\Delta, \sigma_{\downarrow}, d.cs)$

 $\theta \leftarrow \theta \uplus [\sigma', \sigma]$

 $\tau \leftarrow \tau - 1$

return θ

Exécution aux évènements d'horloge

PsRENoClk

$\text{clk} \notin \text{sl}$

$\mathcal{D}, \Delta, \sigma \vdash \text{process}(\text{id}_p, \text{sl}, \text{vars}, \text{ss}) \xrightarrow{\uparrow} \sigma$

PsREClk

$\Delta, \sigma, \sigma, \Lambda \vdash \text{ss} \xrightarrow{\text{ss}\uparrow} \sigma', \Lambda'$

$\text{clk} \in \text{sl}$

$\Delta(\text{id}_p) = \Lambda$

$\mathcal{D}, \Delta, \sigma \vdash \text{process}(\text{id}_p, \text{sl}, \text{vars}, \text{ss}) \xrightarrow{\uparrow} \sigma'$

Exécution aux évènements d'horloge

ParFE

$$\frac{\mathcal{D}, \Delta, \sigma \vdash \text{cs} \xrightarrow{\downarrow} \sigma' \quad \mathcal{D}, \Delta, \sigma \vdash \text{cs}' \xrightarrow{\downarrow} \sigma''}{\mathcal{D}, \Delta, \sigma \vdash \text{cs} \parallel \text{cs}' \xrightarrow{\downarrow} \text{merge}(\sigma, \sigma', \sigma'')} \quad \mathcal{E}' \cap \mathcal{E}'' = \emptyset$$

Definition $\text{merge}(\sigma, \sigma', \sigma'') :=$

let $\sigma = \langle S, \mathcal{C}, \mathcal{E} \rangle$ in

let $\sigma' = \langle S', \mathcal{C}', \mathcal{E}' \rangle$ in

let $\sigma'' = \langle S'', \mathcal{C}'', \mathcal{E}'' \rangle$ in

let $S_m(\text{id}) = \begin{cases} S'(\text{id}) & \text{if } \text{id} \in \mathcal{E}' \\ S''(\text{id}) & \text{if } \text{id} \in \mathcal{E}'' \\ S(\text{id}) & \text{otherwise} \end{cases}$ in

let $\mathcal{C}_m(\text{id}) = \begin{cases} \mathcal{C}'(\text{id}) & \text{if } \text{id} \in \mathcal{E}' \\ \mathcal{C}''(\text{id}) & \text{if } \text{id} \in \mathcal{E}'' \\ \mathcal{C}(\text{id}) & \text{otherwise} \end{cases}$ in

let $\mathcal{E}_m = \mathcal{E}' \cup \mathcal{E}''$ in $\langle S_m, \mathcal{C}_m, \mathcal{E}_m \rangle$.

Coq

Phase de stabilisation

StabilizeEnd

$$\frac{\mathcal{D}, \Delta, \sigma \vdash \text{cs} \xrightarrow{\text{comb}} \sigma}{\mathcal{D}, \Delta, \sigma \vdash \text{cs} \xrightarrow{\rightsquigarrow} \sigma} \quad \mathcal{E} = \emptyset$$

StabilizeLoop


$$\frac{\mathcal{D}, \Delta, \sigma \vdash \text{cs} \xrightarrow{\text{comb}} \sigma' \quad \mathcal{D}, \Delta, \sigma' \vdash \text{cs} \xrightarrow{\rightsquigarrow} \sigma'' \quad \mathcal{E}' \neq \emptyset \quad \mathcal{E}'' = \emptyset}{\mathcal{D}, \Delta, \sigma \vdash \text{cs} \xrightarrow{\rightsquigarrow} \sigma''}$$

Contributions sur la partie VHDL

- ▶ Formalisation de la syntaxe et de la sémantique de $\mathcal{H}$ -VHDL.
 - Une vingtaine de pages.
 - Une trentaine de relations.
- ▶ Implémentation de la sémantique avec Coq.
 - 31 fichiers.
 - 2100 lignes de code.

Plan

1. Contexte & problématiques
2. Modèles de haut-niveau de HILECOP
3. Un langage cible : VHDL
4. Transformation modèle-vers-texte
5. Preuve de préservation de comportement
6. Conclusion



*transformation
modèle-vers-texte*



```
entity Model01 is
  port(
    clock : in std_logic;
    reset_n : in std_logic;
    In1 : in std_logic;
    Out1 : out std_logic
  );
end entity Condition01;

architecture Model01_architecture of Model01 is
  ...
begin
  t1 : entity work.transition generic map(...) port map(...);
  p1 : entity work.place generic map(...) port map(...);
  p0 : entity work.place generic map(...) port map(...);
  t0 : entity work.transition generic map(...) port map(...);
  ...
end architecture Model01_architecture;
```

Modèle
d'implémentation

Design
VHDL

La transformation HILECOP

Algorithm 3: `sitpn_to_hvhdl(sitpn)`

`$d \leftarrow \text{design } \emptyset \ \emptyset \ \emptyset \ \text{null}$`

`$\gamma \leftarrow \emptyset$`


`generate_architecture(sitpn,  $d$ ,  $\gamma$ )`

`generate_interconnections(sitpn,  $d$ ,  $\gamma$ )`

`generate_ports(sitpn,  $d$ ,  $\gamma$ )`

`return ( $d, \gamma$ )`

La transformation HILECOP



SITPN

Design $\mathcal{H}$ -VHDL de top-niveau
+ lien γ

Générer les composants place et transition

Algorithm 5: `sitpn_to_hvhd1(sitpn)`

$d \leftarrow \text{design } \emptyset \emptyset \emptyset \text{ null}$

$\gamma \leftarrow \emptyset$


`generate_architecture(sitpn, d,  $\gamma$ )`

`generate_interconnections(sitpn, d,  $\gamma$ )`


`generate_ports(sitpn, d,  $\gamma$ )`

return (*d*, γ)

Générer les composants place et transition



Générer les composants place et transition



Interconnecter les composants

Algorithm 8: `sitpn_to_hvhd1(sitpn)`

$d \leftarrow \text{design } \emptyset \ \emptyset \ \emptyset \ \text{null}$

$\gamma \leftarrow \emptyset$


`generate_architecture(sitpn, d,  $\gamma$ )`

`generate_interconnections(sitpn, d,  $\gamma$ )`


`generate_ports(sitpn, d,  $\gamma$ )`

return (d, γ)

Interconnecter les composants



Transformation



Générer les ports d'entrée et de sortie (interface)

Algorithm 10: `sitpn_to_hvhd1(sitpn)`

$d \leftarrow \text{design } \emptyset \ \emptyset \ \emptyset \ \text{null}$

$\gamma \leftarrow \emptyset$


`generate_architecture(sitpn,  $d$ ,  $\gamma$ )`

`generate_interconnections(sitpn,  $d$ ,  $\gamma$ )`


`generate_ports(sitpn,  $d$ ,  $\gamma$ )`

return (d, γ)

Générer les ports d'entrée et de sortie (interface)



Générer les ports d'entrée et de sortie (interface)



Implémentation de la transformation HILECOP

```
 $i \leftarrow 0$   
foreach  $t \in \text{input}(p)$  do  
   $\text{comp}(id_t, \text{transition}, g_t, i_t, o_t) \leftarrow \text{get\_comp}(\gamma(t), d.cs)$   
   $i_p \leftarrow i_p \cup \{(\text{itf}(i), \text{actual}(\text{fired}, o_t))\}$   
   $i \leftarrow i + 1$ 
```

Coq

Definition connect_to_input_tci (i_p : inputmap) (i : nat) (t : T sitpn) :

```
  CompileTimeState (inputmap * nat) :=  
  do  $id_t \leftarrow \text{get\_tci\_id\_from\_binder } t$ ;  
  do '( $id_e, g_t, i_t, o_t$ )  $\leftarrow \text{get\_comp } id_t$ ;  
  do  $a \leftarrow \text{actual Transition.fired } o_t$ ;  
  Ret ( $i_p ++ [\text{associp\_ (Place.itf } [[i]] a], i + 1$ ).
```

Definition connect_to_input_tcis (pinfo : PlaceInfo sitpn) (i_p : inputmap) :

```
  CompileTimeState inputmap :=  
  let conn_to_in_tci := (fun '( $i_p, i$ )  $\Rightarrow \text{connect\_to\_input\_tci pinfo } i_p i$ ) in  
  do  $iidx \leftarrow \text{ListMonad.fold\_left conn\_to\_in\_tci (tinputs pinfo) } (i_p, 0)$ ;  
  Ret (fst  $iidx$ ).
```

Contributions sur la partie transformation

Algorithme


- ▶ Une trentaine de primitives et procédures.
- ▶ 130 lignes.

Implémentation

- ▶ Environ 1000 lignes de code, réparties en 7 modules.
- ▶ Inspiration : CompCert et les travaux d'Adam Chlipala.
- ▶ Adoption du monad *state-and-error*.
- ▶ Génération du lien γ .


Plan

1. Contexte & problématiques
2. Modèles de haut-niveau de HILECOP
3. Un langage cible : VHDL
4. Transformation modèle-vers-texte
5. Preuve de préservation de comportement
6. Conclusion



Modèle
d'implémentation

*transformation
modèle-vers-texte*



```
entity Model01 is
  port(
    clock : in std_logic;
    reset_n : in std_logic;
    In1 : in std_logic;
    Out1 : out std_logic
  );
end entity Condition01;

architecture Model01_architecture of Model01 is
  ...
begin
  t1 : entity work.transition generic map(...) port map(...);
  p1 : entity work.place generic map(...) port map(...);
  p0 : entity work.place generic map(...) port map(...);
  t0 : entity work.transition generic map(...) port map(...);
  ...
end architecture Model01_architecture;
```

Design
VHDL

Préservation de comportement?

Le théorème de préservation de comportement

Pour tout modèle SITPN *sitpn* et design $\mathcal{H}$ -VHDL *d* résultant de la transformation modèle-vers-texte HILECOP, l'exécution de *sitpn* et *d* depuis leur état initial durant τ cycles d'horloge produit des traces d'exécutions similaires.

Coq

Theorem full_bisimulation :

forall sitpn d $\gamma E_c \tau \theta_s \theta_\sigma$,

 sitpn_to_hvhd1 sitpn = (d, γ) $\rightarrow$

 SitpnFullExec sitpn $E_c \tau \theta_s \rightarrow$

 hfullsim $E_p \tau d \theta_\sigma \rightarrow$

 FullSimTrace $\gamma \theta_s \theta_\sigma$.


Le théorème de préservation de comportement

Similarité comportementale


Pour tout modèle SITPN *sitpn* et design $\mathcal{H}$ -VHDL *d* résultant de la transformation modèle-vers-texte HILECOP, l'exécution de *sitpn* et *d* depuis leur état initial durant τ cycles d'horloge produit des traces d'exécutions **similaires**.

- ▶ Quoi ?
- ▶ Quand ?


La relation de similarité entre états




$\approx$




La relation de similarité entre états




$\approx$




Traces d'exécution et preuve




Traces d'exécution et preuve



Traces d'exécution et preuve




Traces d'exécution et preuve



Preuve de bisimulation

Par induction sur la structure des traces d'exécution.

Traces d'exécution et preuve




Preuve de bisimulation

Par induction sur la structure des traces d'exécution.

1. Prouver que les états initiaux sont similaires.

Traces d'exécution et preuve




Preuve de bisimulation


Par induction sur la structure des traces d'exécution.

1. Prouver que les états initiaux sont similaires.
2. Prouver que si on part d'états similaires en début de cycle d'horloge, on arrive à des états similaires au prochain cycle d'horloge.

Preuve sur un cycle d'horloge




Preuve sur un cycle d'horloge




1. Côté SITPN : raisonner sur la relation de transition d'états.

Preuve sur un cycle d'horloge



1. Côté SITPN : raisonner sur la relation de transition d'états.
2. Raisonner sur la fonction de transformation.


Preuve sur un cycle d'horloge




1. Côté SITPN : raisonner sur la relation de transition d'états.
2. Raisonner sur la fonction de transformation.
3. Côté $\mathcal{H}$ -VHDL : raisonner sur les relations du cycle de simulation.

Preuve papier

- ▶ Preuve papier 100% complétée.
- ▶ Fait une centaine de pages.
- ▶ Une cinquantaine de théorèmes et lemmes.
- ▶ Détection de bug et correction (design place).



Preuve papier



Preuve mécanisée

- Mécanisation la preuve papier, 3 mois de travail.

Preuve mécanisée

- ▶ Mécanisation la preuve papier, 3 mois de travail.
 - ▶ Grande distance entre papier et code :
 - « Par propriété de la transformation, pour toute place p , il existe un composant place id_p t.q. $\gamma(p) = id_p$. »
- ⇒ 1500 lignes de preuve en Coq.

Preuve mécanisée

- ▶ Mécanisation la preuve papier, 3 mois de travail.
- ▶ Grande distance entre papier et code :
- ▶ Points les plus complexes de la mécanisation :
 - Prouver les propriétés de la fonction de transformation.
 - Raisonner sur la valeur des signaux VHDL.

Plan

1. Contexte & problématiques
2. Modèles de haut-niveau de HILECOP
3. Un langage cible : VHDL
4. Transformation modèle-vers-texte
5. Preuve de préservation de comportement
6. Conclusion

Objectifs & Contributions

Objectif

Preuve du théorème de préservation de comportement

⇒ OK sur papier ✓

Autres contributions

- ▶ Implémentation de la sémantique des SITPNs.
- ▶ Formalisation et implémentation d'une sémantique synchrone pour VHDL.
- ▶ Implémentation de la transformation modèle-vers-texte HILECOP.

Objectifs & Contributions

Question de recherche

Peut-on appliquer les techniques de vérification de compilateurs au cas HILECOP ?

- ▶ Sémantiques spécifiques pour source/cible.
- ▶ Relation de similarité entre états.
- ▶ Comparaison de traces d'exécutions.

Objectifs & Contributions

Métriques sur l'implémentation

- ▶ Une centaine de fichiers.
- ▶ 9000 lignes de programmes et spécifications.
- ▶ 7000 lignes de preuves.

Challenges scientifiques

- Gestion des exceptions (macroplaces).

Challenges scientifiques

- ▶ Gestion des exceptions (macroplaces).
- ▶ Multiples domaines d'horloge.

Challenges scientifiques

- ▶ Gestion des exceptions (macroplaces).
- ▶ Multiples domaines d'horloge.

Challenges d'ingénierie

- ▶ Finaliser la mécanisation de la preuve.
- ▶ Planification : 2 personnes pendant 1 an.
- ▶ Post-doc + ingénieur de recherche.

Merci de votre attention !

Etat de l'art : vérification formelle de transformations

Compilateurs pour langages de programmation génériques

- ▶ CompCert, langage C (S. Blazy, X. Leroy, 2005).
- ▶ Langage Java (Martin Strecker, 2002).
- ▶ Langage fonctionnel (A. Chlipala, 2010), CakeML (Y. Tan, 2016).

Compilateurs pour langages de description de circuits

- ▶ Verilog (Löow, 2021), Lustre (Bourke, 2017), SystemC (Habibi, Tahar, 2006).

Transformations de modèles

- ▶ Réseaux de Petri vers LLVM (Fronc, Pommereau, 2011), AADL (Architecture Analysis and Design Language) vers ASM (Abstract State Machines) (Yang et al., 2014).


Exécution d'une instance de composant sur front montant

CompRE

$$\frac{\begin{array}{l} \Delta, \Delta_c, \sigma, \sigma_c \vdash i \xrightarrow{\text{mapip}} \sigma'_c \\ \mathcal{D}, \Delta_c, \sigma'_c \vdash \mathcal{D}(id_e).cs \xrightarrow{\uparrow} \sigma''_c \\ \Delta, \Delta_c, \sigma, \sigma''_c \vdash o \xrightarrow{\text{mapop}} \sigma' \end{array}}{\mathcal{D}, \Delta, \sigma \vdash \text{comp}(id_c, id_e, g, i, o) \xrightarrow{\uparrow} \sigma''} \quad \begin{array}{l} id_e \in \mathcal{D} \\ \Delta(id_c) = \Delta_c, \sigma(id_c) = \sigma_c \\ \sigma'' = \langle \mathcal{S}', \mathcal{C}'', \mathcal{E}' \cup (\mathcal{C} \hat{\cap} \mathcal{C}'') \rangle \\ \mathcal{C}'' = \mathcal{C}'(id_c) \leftarrow \sigma''_c \end{array}$$

La sémantique de VHDL

- ▶ Algorithme de simulation (Manuel de Référence).
- ▶ Deux paradigmes temporels :
 - Instruction avec retard : $s1 \leftarrow a \text{ and } b \text{ after } 3\text{ms};$
 - Instruction sans retard : $s1 \leftarrow a \text{ and } b$
- ▶ Illustration extraite de (Börger, 1995).



Evaluation de l'instruction d'affectation de signal

SigAssign

$$\frac{\Delta, \sigma, \Lambda \vdash e \xrightarrow{e} v \quad v \in_c T}{\Delta, \sigma, \sigma_w, \Lambda \vdash \text{id}_s \Leftarrow e \xrightarrow{ss} \langle \mathcal{S}'_w, \mathcal{C}_w, \mathcal{E}'_w \rangle, \Lambda}$$

| VSeqSigAssignEvent :

forall flag id e newv t currv σ'_w ,

(* * Premises * *)

vexpr $\Delta \sigma \wedge \text{false}$ e newv $\rightarrow$

is_of_type newv t $\rightarrow$

is_of_type currv t $\rightarrow$

(* * Side conditions * *)

(MapsTo id (Declared t) $\Delta \vee$ MapsTo id (Output t) Δ) $\rightarrow$

MapsTo id currv (sigstore σ) $\rightarrow$

OVEq newv currv (Some false) $\rightarrow$

$\sigma'_w = (\text{events_add id (sstore_add id newv } \sigma_w)) \rightarrow$

vseq $\Delta \sigma \sigma_w \wedge \text{flag (ss_sig id e)} \sigma'_w \wedge$

$\text{id}_s \in \text{Sigs}(\Delta) \cup \text{Outs}(\Delta)$

$\Delta(\text{id}_s) = T$

$\mathcal{S}'_w = \mathcal{S}_w(\text{id}_s) \leftarrow v$

$\mathcal{E}'_w = \mathcal{E}_w \cup (\mathcal{S} \not\cap \mathcal{S}'_w)$

Fragment de generate_interconnections

Algorithm 13: generate_interconnections(*sitpn*, *d*, γ)

```
foreach  $p \in P$  do
  comp( $id_p$ , place,  $g_p$ ,  $i_p$ ,  $o_p$ )  $\leftarrow$  get_comp( $\gamma(p)$ , d.cs)
   $i \leftarrow 0$ 
  foreach  $t \in \text{input}(p)$  do
    comp( $id_t$ , transition,  $g_t$ ,  $i_t$ ,  $o_t$ )  $\leftarrow$  get_comp( $\gamma(t)$ , d.cs)
     $i_p \leftarrow i_p \cup \{(\text{itf}(i), \text{actual}(\text{fired}, o_t))\}$ 
     $i \leftarrow i + 1$ 

   $i \leftarrow 0$ 
  ...
  foreach  $t \in \text{output}_{nc}(p)$  do
    comp( $id_t$ , transition,  $g_t$ ,  $i_t$ ,  $o_t$ )  $\leftarrow$  get_comp( $\gamma(t)$ , d.cs)
     $i_p \leftarrow i_p \cup \{(\text{otf}(i), \text{actual}(\text{fired}, o_t))\}$ 
    connect( $o_p$ ,  $i_t$ , oav( $i$ ), iav, d)
    connect( $o_p$ ,  $i_t$ , rtt( $i$ ), rt, d)
     $id_s \leftarrow \text{genid}()$ 
     $d.sigs \leftarrow d.sigs \cup (id_s, \text{boolean})$ 
     $o_p \leftarrow o_p \cup \{(\text{pauths}(i), id_s)\}$ 
    cassoc( $i_t$ , pauths, true)
    put_comp( $id_t$ , comp( $id_t$ , transition,  $g_t$ ,  $i_t$ ,  $o_t$ ), d.cs)
     $i \leftarrow i + 1$ 

  put_comp( $id_p$ , comp( $id_p$ , place,  $g_p$ ,  $i_p$ ,  $o_p$ ), d.cs)
```

Théorème de préservation de comportement

Pour tout modèle SITPN $sitpn$ et design $\mathcal{H}$ -VHDL d résultant de la transformation modèle-vers-texte HILECOP, si l'exécution de $sitpn$ pendant τ cycles d'horloge donne une trace θ_s , alors il existe une trace θ_σ produite par l'exécution de d qui est similaire à θ_s .

Theorem `sitpn2vhdl_semantic_preservation` :

forall `sitpn d  $\gamma$   $E_c$   $\tau$   $\theta_s$ ,`

`IsWellDefined sitpn  $\rightarrow$`

`sitpn_to_hvhdl sitpn = (d,  $\gamma$ )  $\rightarrow$`

`SitpnFullExec sitpn  $E_c$   $\tau$   $\theta_s$   $\rightarrow$`

exists `$\theta_\sigma$ , hfullsim  $E_p$   $\tau$  d  $\theta_\sigma$   $\wedge$  FullSimTrace  $\gamma$   $\theta_s$   $\theta_\sigma$ .`

Gestion des exceptions (macroplaces)

